(54) DIFFERENTIAL AMPLIFIER

(11) **62-122404** (A) (43) 3.6.1987 (19) JP


(21) Appl. No. 60-264316 (22) 22.11.1985

(71) NEC CORP (72) SUSUMU TANIMOTO

(51) Int. Cl4. H03F3/45

PURPOSE: To drive the titled amplifier by a high frequency signal by connecting a gate of the 1st load MIS transistor (TR) and a gate of the 2nd load MIS TR to a fixed voltage source causing a voltage difference larger than the voltage difference between a source and a drain.

CONSTITUTION: The gates of the load P-channel MISFETs Q_1 , Q_2 are connected to a negative power supply Vss₁. Since the gate-source voltage is larger than that connected to the drain, the capability is improved and the gate width to obtain the same load resistance is decreased, then the drain junction capacitance is reduced and the gate capacitance of the MISFETs Q_1 , Q_3 is decreased because the gate width is reduced and the dividing ratio of the gate capacitance to the drain side is reduced less than the division to the source, and the frequency keeping the gain as the unity is increased. Thus, the high frequency drive is attained.



Q2,Q4: amplifier MIS transistor, a: fixed voltage source

(54) MANUFACTURE OF SURFACE WAVE ELEMENT

(11) **62-122405** (A) (43) 3.6.1987 (19) JP


(21) Appl. No. 60-263348 (22) 22.11.1985

(71) SONY CORP (72) SHOJI KANAMARU

(51) Int. Cl4. H03H3/08

PURPOSE: To prevent the width of an electrode element at the outermost part of a comb-line electrode after the photolithography processing from being made thin by forming a mask pattern of the electrode element of the outermost part of the comb-line electrode wider than the mask pattern of the electrode element of then other part.

CONSTITUTION: The mask pattern of the electrode element at the outermost part having a largest diffraction of light is formed widely from a mask pattern 10 due to the interference of light at exposure among electrode elements 6A, 6B, 7A, 7B of comb-line electrodes 3, 4 of the surface wave element 1. Thus, much light is diffracted from the peripheral side of the mask pattern of the wider electrode element at the outermost part at the exposure of the photolithography processing. Thus, the electrode element of the outermost part is formed nearly the same width to that of the electrode elements other than the outermost part finally and the surface wave element having the comb-line electrodes where the width of all the electrode elements is equal is obtained.



2: piezoelectric material substrate, 3: input electrode, 4: output electrode, a: input signal, b: output signal

(54) PIEZOELECTRIC FILTER

(11) **62-122406** (A) (43) 3.6.1987 (19) JP


(21) Appl. No. 60-263492 (22) 22.11.1985


(71) MÜRATA MFG CO LTD (72) TAKASHI YAMAMOTO

(51) Int. Cl4. H03H9/10,H03H9/54

PURPOSE: To simplify the process and to obtain an excellent electric characteristic by unpolarization of a capacitor by laminating and adhering two films to both faces of a piezoelectric substrate after all the face of the piezoelectric substrate is polarized to form an electrode.

CONSTITUTION: The films 41, 42 and 43, 44 are laminated and adhered on both the major surfaces of the piezoelectric substrate on which electrodes are formed, on the other hand, a separate capacitor 55 is inserted to through holes 46, 46 provided to the films 41, 42 of the main surface, connected to the electrodes 28, 30, lead terminals 51, 52, 53 are connected to input/output electrodes 26, 27 and an earth electrode 30 and in applying mold resin package 56 while the earth electrode 32 and the lead terminal 53 are connected, a thin ceramic filter is obtained. Then the process of the filter piezoelectric substrate is simplified and an unpolarized separate capacitor is used, then the electric characteristic is excellent.





(11 (21 (71 (51

CC

(54)

(11

(21 (71 (**51**

PU

CC

(54 (11 (21 (71

(51)

Pξ

CC

⑩ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭62-122405

@Int.Cl.4

識別記号

庁内整理番号

43公開 昭和62年(1987)6月3日

H 03 H 3/08

8425-5 J

審査請求 未請求 発明の数 1 (全5頁)

図発明の名称 表面波素子の製造方法

②特 願 昭60-263348

②出 願 昭60(1985)11月22日

⑫発 明 者 金 丸 正 二 東京都品川区北品川6丁目7番35号 ソニー株式会社内

①出 願 人 ソニー株式会社 東京都品川区北品川6丁目7番35号 ②代 理 人 弁理士 小 池 晃 外1名

明細書

発明の名称
表面波素子の製造方法

2. 特許請求の範囲

圧電基板上にフォトリソグラフィにより複数の電極要素より成る櫛歯状電極を形成するに当り、上記櫛歯状電極の最外部の電極要素を形成するマスクバターンを最外部以外の電極要素のマスクパターンより幅広に形成したマスクを用いて露光することを特徴とする表面波索子の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、いわゆる表面弾性波素子あるいは表面波素子の製造方法に関し、特に、フォトリソグラフィ処理による櫛歯状電極パターン形成工程を改善した表面波素子の製造方法に関する。

(発明の概要)

本発明は、表面波素子の電極となる複数の電極 要素より成る櫛歯状電極パターンをフォトリソグ ラフィにより形成する際に、櫛歯状電極の最外部 の電極要素のマスクパターンを他の部分の電極要 素のマスクパターンより幅広く形成することによ り、フォトリソグラフィ処理後における櫛歯状電 極の最外部の電極要素が幅細となることを防止す るものである。

〔従来の技術〕

一般に表面弾性波案子あるいは表面波案子は、例えば第10図のような構造を有している。この第10図に示す表面弾性波素子あるいは表面波素子1において、LiNbO3、LifaO3、PbZrO3等の圧電材料の基板2上には、入力電極3および出力電極4が被着形成されており、これらの電極3、4は、インターディジタルトランスデューサ等のいわゆる構歯状(すだれ状あるいは交差指状)パターンに形成されている。すなわち、入力電極3(出力

電極 4 も同じ) は、一対の櫛歯状の電極パターン 6、7の各歯の部分(あるいは指状部分)に対応 する電極要素 6 A、 7 A が交互に配列されて形成 されており、これらの電極要素6A、7Aは、そ れぞれの端部で共通接続されてリード線等を接続 するための接続部6日、7日に接続されるように なっている。これらの接続部6B、7Bを介して 各電極パターン6、7間に入力信号が供給され、 出力電極4の各電極パターン6、7間より出力信 号が取り出される。すなわち、このような表面波 素子1の入力電極3は入力変換器を、出力電極4 は出力変換器をそれぞれ構成しており、入力信号 が入力電極3の電極パターン6、7に供給されて 表面現性波に変換され、基板2の表面を伝播し、 予め設定された所定の遅延時間に対応する距離だ け離れた出力変換器である出力電極4によって電 気信号に変換されて取り出される。 また、上記櫛 歯状の入出力電極3、4は、それ自体で帯域通過 フィルタになっており、構造に応じて種々の伝達 特性のフィルタを設計することができる。

電極要素 6 A 、 7 A 4 については、最外周辺側、すなわち第 1 図中の電極要素 6 A 1 の左辺側および電極要素 7 A 4 の右辺側からの光の回り込み量に何らの規制もなく、これらの電極要素 6 A 1 、 7 A 4 の上記最外周辺側からの光の回り込み量が多くなり、パターンエッチング後の電極要素 6 A 1、 7 A 4 の電極幅が所定幅 w 。よりも細くなってしまうからである。

このようなフォトリングラフィにより 最外部の 電優要素幅が細くなって各電極要素幅にばらつき が生ずることは、特に、微細電極パターンのインターディジタルトランスデューサを作製する上で 大きな問題となっており、このような電極要素幅 のばらつきにより、ロスの増大や周波数特性のずれ等の悪影響が生じてしまう。

本発明は、上述の問題点を解決すべくなされた ものであり、フォトリソグラフィ処理の際に、 表 面波案子の電極の最外部の電極要素の幅が細くな ることを防止し得るような表面波案子の製造方法 の提供を目的とする。 ここで、上記表面波索子1の電極すなわち入力電極3あるいは出力電極4の電極要素6A、7Aのうちの隣接するものの間隔を4。としている。

(発明が解決しようとする問題点)

(問題点を解決するための手段)

本発明に係る表面波素子の製造方法は、圧電基板上にフォトリソグラフィにより複数の電極要素より成る構歯状電極を形成するに当り、上記櫛歯状電極の最外部の電極要素を形成するマスクパターンより幅広に形成したマスクを用いて露光することを特徴とすることにより、上述の問題点を解決する。

〔作 用〕

表面波素子の構歯状電極の各電極要素のうち、 露光時の光の干渉によってマスクパターンからの 光の回り込みの大きい最外部の電極要素のマスク パターンを幅広く形成している。したがって、フ ォトリソグラフィ処理の露光時に、幅広の最外部 の電極要素のマスクパターンの外周辺側から多く の光が回り込むことによって、最終的には最外部 の電極要素も最外部以外の電極要素と略同じ幅に パターン形成され、全ての電極要素の幅が等しい

特開昭62-122405(3)

櫛歯状電極を有する表面波素子を製造することが 可能となる。

(実施例)

第1図は、本発明の一実施例となる表面波素子の製造方法に用いられるマスクパターン10を示す概略平面図であり、上記権歯状電極3、4等のようなインターディジタルトランスデューサ用の表面波素子に適用し得る横歯状電極、特に電極要素の幅が1μm 近辺、又はサブミクロンの領域になる櫛歯状電極をフォトリソグラフィにより形成するためのマスクパターン10を示している。

露光したときの光の干渉によって、最外部の電極 要素パターン外周辺からの光の回り込みが生じ、 パターンエッチング処理後の最外部の電極要素パターン11A。、12A。の個よりも細く形成され ることを考慮し、この光の回り込みによる電極を の減少分を予めマスクパターン幅に付加している わけである。なお、櫛歯状電極用マスクパターン 10の電極要素パターン11A。、1 2A。~12A。の本数やパターン形状は第1図 の例に限定されないことは勿論である。

次に具体例として、128° YカットのLinbo 」圧電結晶ウェハを用い、 830 M Hz の中心周波数を持つ表面弾性波(SAW)フィルタを作製する場合において、インターディジタルトランスデェーサ(IDT)となる機歯状電極をフォトリングラフィにより形成する工程について説明する。 このときの 櫛歯状電極の各電極要素の幅は、約1.2μm になるが、マスクパターンの全ての電極要素に対応する部分の幅を1.2μm とすると、上述した級

通接続されて接続部パターン11Bに接続され、また電極要素パターン12A。~12A。のそれぞれ他端が共通接続されて接続部パターン12Bに接続されて形成されている。

ここで、横歯状電極用マスクパターン10の電極要素パターン11A.~11A.と12A.~12A.~12A.の交互の配列順序が図中右から11A.、12A.・・である場合の最外部の電極要素パターンは、11A.および12A.は、他の電極要素パターン11A.および12A.は、他の電極要素パターン12A.には、他の電極要素がターン12A.~11A.のパターン幅w.よりも幅広のパターン幅w.と、(w.くw.)を有するように形成されており、このパターンに幅w.とりも幅が、である。このパターンによるパターンによるパターンによるパターンによるパターンエッチング処理後の最外部の電極要素の幅が、最外部以外の電極要素の幅と等しくなるように、例えば

 $w_z / w_i = 1.05 \sim 1.50$

の範囲に設定されている。すなわち、この櫛歯状 電極用マスクパターン10をフォトマスクとして

外周の電極要素の幅が1.2μm より細くなってしまう。この場合、上記最外周の電極要素に対応するマスク幅を1.4μm とすることにより、フォトリソグラフィ処理後の最外周の電極要素の幅を上記約1.2μm とすることができる。したがって、インターディジタルトランスデューサ(IDT)となる簡値状電極の全ての電極要素の幅を互いに等しく上記約1.2μm とすることができ、所望の間波数特性を得ること、およびロス増大の防止が可能となる。

また、他の具体例として、 128 * YカットのLi Nb03圧電結晶ウェハを用い、 1.6 C ika の中心周波数を持つ表面弾性波フィルタを作製する場合には、インターディジタルトランスデューサとなる櫛歯状電極の電極要素の幅は、約0.6 μm になる。この場合には、最外周の電極要素に対応するマスク幅を0.9 μm とすることにより、フォトリソグラフィ処理後の全ての電極要素幅を上記約0.6 μm とすることができる。

以上のようなフォトリソグラフィによる電極パ

特開昭62-122405(4)

ターン形成は、圧電材料ウェハ上に割付けられた 複数の表面波素子形成領域に対して同時に行われ る。すなわち例えば、第2図に示すように、11 2° YカットのLiTaOa単結晶ウェハ20を準備し、 このLiTaO1ウェハ20上に、第3図に示すように、 電極用金属層21を被着形成し、この電極用金属 層21上に、第4図に示すように、フォトリソグ ラフィのためのレジスト膜22を被着形成する。 このレジスト膜22上より、上述したような最外 部電極要素に対応するマスクパターンの幅が他の 電極要素の幅よりも幅広く形成されたフォトマス クを介して露光し、現像、エッチング、レジスト 除去等の処理工程を経て、例えば第5図に示すよ うな複数の表面波素子1の電極パターンが形成さ れたウェハ20を得ている。この電極パターンの 各電極要素の幅は、全て等しく形成されることは 勿論である。次に、電極パターンが形成されたウ エハ20は、各表面波素子1の境界線に沿って第 6 図に示すように切断分離され、複数の表面波素 子 (チップ) 1 が得られる。

て除去することにより、ヒートサイクルテスト時等にチップの割れがなくなり、表面波素子の信頼性が大幅に改善される。

なお、上記研磨工程に用いる研磨剤としては、 ダイアモンドペースト以外に、酸化セリウム粉や 酸化クロム粉等、あるいは種々の研磨紙等を用い ることができる。

(発明の効果)

以上の説明からも明らかなように、 精歯状電極の最外部の電極要素のフォトマスクのパターンより幅広を他の部分の電極要素のマスクパターンより幅なくいるため、フォトリソグラフィ処理後における精歯状電極の最外部の電極要素が幅をとなることができ、 ロスの増大も有効に防止できる。これは特に、 電極要素幅が1 μm 近傍またはサブミクロン領域となって、 露光時の光の干渉を無視できなくなるような櫛歯状電極のインターデ

ところで、このようなウェハ20を切断分離して複数の表面波素子1にチップ化する工程は、一般にダイシング等によって行われており、従来においては、切断分離されたチップはそのままめら加工することなく組立に供している。このためやクラック等の欠陥部(あるいはクラックソース)25が存在しており、ヒートサイクルテスト時や、ショスを存在しており、ヒートサイクルテスト時や、ショスを与えたとき等にチップが割れ、表面弾性波素子としての機能を失うことがある。

そこで、第8図に示すように、ダイアモンドベースト(粒径2μm 程度)等を用いて、表面波素子1のチップ周辺角部を研磨することにより丸みを付け、上記微小な欠けやクラック等の欠陥部を除去している。あるいは、第9図に示すように、表面波素子1のチップ端面A、B等を研磨して上記欠陥部を除去しても良い。

このように、チップ周辺角部の微小な欠けやク ラック等の欠陥部 (クラックソース) を、研磨し

ィジタルトランスデューサに適用する場合に効果 的である。

4. 図面の簡単な説明

第1図は本発明の一実施例を示す概略平面図、第2図ないし第6図は表面波素子の製造工程に沿って説明するための図であり、第2図ないし第4図は機略斜視図、第5図および第6図は一部切欠機略平面図、第7図ないし第9図は表面波素子チップの周辺部を示す一部切欠機略斜視図、第10図は表面波素子の概略平面図、第11図は従来の製造方法によりパターン形成された櫛歯状電極を示す機略平面図である。

1 · · · 表面波案子

3、4···櫛歯状(入出力)電極

6 A 1 ~ 6 A 4 、 7 A 1 ~ 7 A 4 · · · 電極要素

10・・・権歯状電極用マスクパターン

11 A . ~ 1 1 A . . 1 2 A . . 1 2 A .

・・・電極要素パターン

特開昭62-122405 (5)

